Configurado para la retención de imágenes de firmware y programas de usuario no volátiles en los racks del controlador ABB Advant Master S100, el ABB DSMB144 57360001-EL (Módulo de Memoria DSMB144) presenta una matriz EPROM de 512 KB a la CPU PM510/PM630 o AC410/AC450 a través del backplane S100 de 32 bits y el puente de bus CEX.

Número de parte y mapa de variantes hermanas

DSMB144 es el tipo base; 57360001-EL es el número de pedido de ABB, EXC57360001-EL es el ID del bucle de reacondicionamiento de intercambio. El sufijo "-EL" no es una revisión de hardware, es el código de país/lote para placas de origen sueco. No intercambiar con DSMB114 (57360001-MG), DSMB116 (57360001-EB), DSMB127 (57360001-HG, RWM con batería) o DSMB175 (57360001-KG) — mismo borde Eurocard, PAL de decodificación y recuento de zócalos diferentes. La placa se envía como un portador vacío de 16 zócalos; las PROMs no están instaladas.

Especificaciones de hardware

Decodificación del backplane S100 y comportamiento de la imagen EPROM

El DSMB144 se encuentra inmediatamente a la derecha de la CPU PM510/PM511/PM630 o debajo del sitio de la placa hija de la CPU AC410/AC450. Al encenderse con 5 VDC, la CPU activa las líneas de selección de chip mapeadas a la ventana de 32 KB de 16 zócalos; el primer zócalo (U1) normalmente contiene el arranque, los zócalos subsiguientes contienen segmentos de firmware, bibliotecas PID/secuencia y lógica de control de usuario en páginas contiguas o bancarias, según la compilación de MasterTool. Debido a que el medio es UV-EPROM, no hay borrado eléctrico en el rack — las escrituras en tiempo de ejecución desde Advant Control Builder van a la RAM de la CPU o al RWM del DSMB127, nunca al DSMB144. La velocidad de comunicación del bus del backplane se decodifica estáticamente; el módulo no ejerce latencia de handshake. No se permite el intercambio en caliente: las tarjetas de E/S S100 permiten el intercambio en vivo, el DSMB144 no — la extracción bajo 5 VDC provoca arcos en el conector de borde y puede enganchar la interfaz del bus de la CPU. La redundancia se maneja a nivel de CPU (CPU dual AC450), no mediante la duplicación de dos imágenes DSMB144 en vivo; la CPU en espera mantiene su propio DSMB144.

Información de pedido

• 1 x PCB DSMB144 desnuda 57360001-EL, 16 zócalos EPROM vacíos
• 0 x PROMs 4911004-128 instaladas (pedidas por separado)
• 1 x Etiqueta de exención RoHS (Art 2(4))
• 2 x Clips eyectores Eurocard preinstalados
• No se suministran tornillos, cinta ni cubiertas de ventana UV

Regla de ajuste de ranura y grabación de PROM

• Insertar solo en la ranura de memoria complementaria de la CPU marcada como "MEM" en el rack del controlador S100, nunca en las bahías de E/S DSAI/DSDI/DSAO.
• Asentar cada 4911004-128 con la muesca hacia el pin 1; una PROM invertida quema el PAL de decodificación del zócalo en el primer acceso.
• Mantener las ventanas UV de las EPROM cubiertas hasta después de la puesta en marcha; la exposición a fluorescentes de la tienda durante más de 5 minutos causa una deriva de bits en las celdas no programadas.
• Extraer completamente ambas palancas antes de tirar; un asiento parcial deja el LED MEM oscuro y la CPU se detiene en POST 0xMEM.
• Conectar el punto único de tierra lógica de 5 VDC del S100 a la tierra de campo de 24 VDC en el bastidor del rack, no poner a tierra en cadena a través de los búferes del DSMB144.

Preguntas frecuentes

¿El DSMB144 almacena variables de proceso retentivas?

No. La UV-EPROM es solo código, no volátil, sin batería. Las etiquetas y los puntos de ajuste retentivos residen en el RWM respaldado por batería del DSMB127 o en la RAM interna de la CPU con supercondensador. El intercambio del DSMB144 nunca altera los valores retenidos, pero pierde la imagen ejecutable si las PROMs no se vuelven a grabar.

¿Puede Control Builder descargar lógica directamente al DSMB144?

No. La EPROM no se puede escribir eléctricamente in situ. Los cambios de proyecto requieren extraer la 4911004-128, borrar con UV durante 15-20 minutos, grabar en un programador 27C256, volver a asentar. Las descargas en línea se dirigen a la RAM de la CPU o a la tarjeta flash, no a esta placa.

¿Qué resultado POST aparece con los zócalos vacíos?

La CPU se detiene en la comprobación de memoria, el LED ERR del DSMB144 se enciende, el AC450 muestra el código de parada 0xMEM. La población parcial solo se permite si el mapa de imágenes de MasterTool se acorta explícitamente y el recuento de PROM coincide con el rango de selección de chip.

¿Es posible el intercambio en caliente en un AC450 en funcionamiento?

No. A diferencia de las tarjetas de E/S S100 que admiten la inserción en caliente en 10 segundos, el DSMB144 está en el bus local de la CPU. La extracción bajo alimentación de backplane de 5 VDC produce arcos en los dedos dorados del borde y puede destruir el transceptor del bus de la CPU. Detener la CPU, desconectar el raíl de 5 VDC, luego extraer.

¿Por qué una placa nueva no arranca el controlador?

El 57360001-EL se envía como portador desnudo, 16 zócalos vacíos. Sin PROM, sin imagen. Debe grabar el conjunto de firmware AC410/AC450 más las PROMs de proyecto de usuario fuera de línea. Una placa desnuda produce un parpadeo continuo de ERR, no un arranque parcial.

¿Qué PROM encaja en los 16 zócalos?

UV-EPROM de 32 KB, ABB 4911004-128 (industria 27C256). Los chips de 64 KB o 128 KB encajan físicamente, pero la decodificación se detiene en A14; la mitad superior se ignora. La mezcla de chips de 16 KB fuerza una desalineación del banco y una falla de suma de comprobación.

¿Puede el DSMB144 reemplazar al DSMB127 en la misma ranura?

Mecánicamente sí, eléctricamente no. El DSMB127 agrega RWM respaldado por litio para datos retentivos y un menor recuento de EPROM. Sustituir el 144 por el 127 fuerza una regrabación completa del proyecto en la EPROM y pierde todas las variables mantenidas por batería, a menos que se migren primero a la RWM de la CPU.

¿Cuál es el consumo del backplane de 5 VDC?

Típico 760 mA (3,8 W) con los 16 zócalos poblados y seleccionados. La placa vacía consume ~210 mA para el LED y la quiescencia del búfer. Esto carga el raíl DSSR122 de 5 VDC y 40 A compartido con el PM630 y el puente CEX; mantenga el grupo de ranuras de la CPU dentro del presupuesto.